Papers - KUROKAWA Atsushi
-
A gate delay model focusing on current fluctuation over wide-range of process and environmental variability
Ken'ichi Shinkai, Masanori Hashimoto, Atsushi Kurokawa, Takao Onoye
Proceedings of ACM/IEEE International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU 2006) 59 - 64 2006.2
-
Gate-current model for advanced MOSFET technologies implemented into HiSIM2
R.Inagaki, N.Sadachika, K.Konno, D.Navarro, K.Machida, Q.Ngo, C.Y.Yang, A.Kurokawa, T.Ezaki, H.J.Mattausch, M.Miura-Mattausch, Y.Inoue
Gate-current model for advanced MOSFET technologies implemented into HiSIM2 43 - 46 2006.1
-
Efficient large scale integration power/ground network optimization based on grid genetic algorithm
Yun Yang, Atsushi Kurokawa, Yasuaki Inoue, Wenqing Zhao
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E88-A ( 12 ) 3412 - 3420 2005.12
-
Efficient dummy filling methods to reduce interconnect capacitance and number of dummy metal fills
Atsushi Kurokawa, Toshiki Kanamoto, Tetsuya Ibe, Akira Kasebe, Chang Wei Fong, Testuro Kage, Yasuaki Inoue, Hiroo Masuda
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E88-A ( 12 ) 3471 - 3478 2005.12
-
Second-order polynomial expressions for on-chip interconnect capacitance
Atsushi Kurokawa, Masanori Hashimoto, Akira Kasebe, Zhangcai Huang, Yun Yang, Yasuaki Inoue, Ryosuke Inagaki, Hiroo Masuda
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E88-A ( 12 ) 3453 - 3462 2005.12
-
Modeling the effective capacitance of interconnect loads for predicting CMOS gate slew
Zhangcai Huang, Atsushi Kurokawa, Jun Pan, Yasuaki Inoue
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E88-A ( 12 ) 3367 - 3374 2005.12
-
A practical approach for efficiently extracting interconnect capacitances with floating dummy fills
Atsushi Kurokawa, Toshiki Kanamoto, Akira Kasebe, Yasuaki Inoue, Hiroo Masuda
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E88-A ( 11 ) 3180 - 3187 2005.11
-
A novel model for computing the effective capacitance of CMOS gates with interconnect loads
Zhangcai Huang, Atsushi Kurokawa, Yasuaki Inoue, Junfa Mao
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E88-A ( 10 ) 2562 - 2569 2005.10
-
Challenge: variability characterization and modeling for 65- to 90-nm processes
Hiroo Masuda, Shinichi Okawa, Atsushi Kurokawa, Masakazu Aoki
Proceedings 2005 IEEE Custom Integrated Circuits Conference (CICC 2005) (Invited) 593 - 599 2005.9
-
増大するデバイス特性ばらつきの評価とそのモデル化
増田弘生, 黒川敦, 大川眞一, 青木正和
（財）生産技術研究奨励会 特別研究会 低消費電力・高速LSI技術懇談会 2005.9
-
Modeling the effective capacitance of interconnect loads for predicting CMOS gate slew
Zhangcai Huang, Atsushi Kurokawa, and Yasuaki Inoue
電子情報通信学会技術研究報告, CAS2005-31 31 - 36 2005.9
-
Modeling the overshooting effect in the submicron CMOS Inverters
Zhangcai Huang, Atsushi Kurokawa, Yasuaki Inoue
Proceedings 2005 International Conference on Communications, Circuits and Systems (ICCCAS) 1191 - 1195 2005.5
-
Effective capacitance for gate delay with RC loads
Zhang-chai Huang, Atsushi Kurokawa, Yasuaki Inoue
Proceedings 2005 IEEE International Symposium on Circuits and Systems (ISCAS 2005) 2795 - 2798 2005.5
-
プロセスと環境のばらつきを考慮した設計技術
黒川敦
電子情報通信学会 第18回 回路とシステム軽井沢ワークショップ （招待講演） 545 - 550 2005.4
-
ダミー・フィルを考慮した解析式ベース配線容量抽出手法
黒川敦, 加瀬部彰, 楊贇, 黄章財, 井上靖秋, 増田弘生
電子情報通信学会 第18回 回路とシステム軽井沢ワークショップ 論文集 19 - 24 2005.4
-
遅延ベスト/ワーストとなる配線構造パラメータ
黒川敦, 増田弘生, 藤井淳子, 井下順功, 加瀬部彰, 黄章財, 井上靖秋
電子情報通信学会 第18回 回路とシステム軽井沢ワークショップ 論文集 25 - 30 2005.4
-
Modeling the effective capacitance of interconnect loads for CMOS gates
Zhangcai Huang, Atsushi Kurokawa, and Yasuaki Inoue
電子情報通信学会 第18回 回路とシステム（軽井沢）ワークショップ 論文集 7 - 12 2005.4
-
Modeling the influence of input-to-output coupling capacitance on the CMOS inverter delay
Zhangcai Huang, Atsushi Kurokawa, and Yasuaki Inoue
電子情報通信学会 第18回 回路とシステム軽井沢ワークショップ 論文集 13 - 18 2005.4
-
The efficient grid generic algorithm used in VLSI static power/ground network optimization
Yun Yang, Atsushi Kurokawa, and Yasuaki Inoue
電子情報通信学会 第18回 回路とシステム軽井沢ワークショップ 論文集 37 - 42 2005.4
-
先端SoC設計における物理配線技術に関する研究
黒川敦
早大学位記番号：第3922号, 文部科学省報告番号：甲1992号 2005.3