基本情報

写真a

金本 俊幾

Toshiki Kanamoto


職名

教授

ホームページ

http://www.eit.hirosaki-u.ac.jp/~kana

取得学位 【 表示 / 非表示

  • 博士(情報科学)

  • 理学修士

  • 理学士

所属学会・委員会 【 表示 / 非表示

  • 電子情報技術産業協会

  • 情報処理学会

  • 電子情報通信学会

  • 米国電気電子学会(IEEE)

専門分野(科研費分類) 【 表示 / 非表示

  • 電子デバイス・電子機器

自己PR 【 表示 / 非表示

  • (連携キーワード)

    組込みシステム、IoT、半導体集積回路、半導体デバイス

    (研究概要)

    微細化、高機能化する半導体集積回路の物理設計・検証、および組込みシステムへの実装に関する研究を行っています。

    集積回路の物理設計・検証に関しては、最先端のマルチゲート10nm世代に至る微細プロセス、LSIに搭載するRF回路、パワーMOS FETのモデリング、熱回路シミュレーションをカバーします。

    また、組込みシステムへの実装における課題も扱っています。 具体的には高速SoC(System on a Chip)やPowerMOS混載SoCの、パッケージ、ボード等からなるシステムへの実装に関して、LSI周囲を含めた熱や応力、ノイズ伝播をシームレスに扱う物理設計・検証の研究を行います。 これにより、最先端SoCおよびその搭載システムの安全性、信頼性、性能向上に貢献することができます。

    さらに、IoT(Internet of Things)を指向するシステムにおいて、LSIに搭載される電力変換回路やADC、PLL等のアナログ回路の設計は、低電圧化に伴う周辺からのノイズや低温下における特性変動の影響を受け、ますます困難になってきています。 この観点から、アナログ回路におけるノイズ、低温特性のモデリングと、それらを克服する設計技術の研究を行っています。

    本研究室では、これら最適化されたデバイスを実装した組込みシステムに関して、生態系監視や生体適用等の応用に繋がる研究も行っています。

    (協力できる内容)

    センサノード、センサネットワーク、半導体集積回路、半導体デバイス

    (PR)

    専門は半導体集積回路のデバイスモデリングと組込みシステムへの応用です。センサーと通信機能を有する物がインターネットを介して連携する、いわゆる IoT(Internet of Things)に向け、冬の白神山地のような厳しい環境下でも
    確実に動作するスマート組込みシステムなど、地域に即した研究を進めていきたいと思っております。どうぞよろしくお願いいたします。

 

論文 【 表示 / 非表示

  • 英語,Supply Noise Suppression by Triple-Well Structure ,IEEE Transactions on Very Large Scale Integration (VLSI) Systems,21巻 4号 (頁 781 ~ 785) ,2013年04月,Yasuhiro Ogasahara, Masanori Hashimoto,Toshiki Kanamoto, Takao Onoye

    研究論文(学術雑誌),共著,電子デバイス・電子機器

  • 英語,Resistivity-based modeling of substrate non-uniformity for low-resistivity substrate,IEICE Electronics Express,11巻 3号 (頁 20130813) ,2014年04月,Kanamoto Toshiki, Inaba Hisato, Chiba Toshiharu, Ogasahara Yasuhiro

    研究論文(学術雑誌),共著,電子デバイス・電子機器

  • 英語,Structure optimization for timing in nano scale FinFET,IEICE Electronics Express,12巻 9号 (頁 20150297) ,2015年04月,Kanamoto Toshiki, Akamine Takeichiro, Ammo Hiroaki, Hasegawa Takashi, Shimizu Kouhei, Kumano Yoshinori, Kawano Masaharu, Kurokawa Atsushi

    研究論文(学術雑誌),共著,電子デバイス・電子機器

  • 英語,Accurate prediction of interconnect capacitance in Self-Aligned Quadruple Patterning,2016 IEEE 20th Workshop on 2016 IEEE 20th Workshop,2016年05月,T. Kanamoto, H. Ammo, T. Hasegawa, S. Kobayashi, T. Fukuda and M. Kawano

    研究論文(国際会議プロシーディングス),共著,電子デバイス・電子機器

  • 英語,A new EMI-noise reduction method in LSI-Package-Board system ,2016 IEEE 20th Workshop on Signal and Power Integrity (SPI),2016年05月,Takashi Hasegawa, Toshiki Kanamoto, Hiroaki Ammo, Masaharu Kawano, Toshikazu Fukuda, Sachiko Kobayashi, Atsushi Kurokawa

    研究論文(国際会議プロシーディングス),共著,電子デバイス・電子機器

全件表示 >>

 

担当授業科目 【 表示 / 非表示

  • 2016年度,物理学の基礎Ⅰ(B),21世紀教育科目

  • 2016年度,卒業研究,専門教育科目(学部)

  • 2016年度,組込みシステム実践演習,専門教育科目(学部)

  • 2016年度,電子情報工学全体講義,専門教育科目(学部)

  • 2016年度,電子情報工学実験Ⅱ,専門教育科目(学部)

全件表示 >>