論文 - 金本 俊幾
-
Method for Mitigating Heat of 3D Stacked Memory for Small Electronic Devices
Shintaro Okamoto, Kaoru Furumi, Masashi Imai, Toshiki Kanamoto, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session 1B17 ( 0 ) 28 - 28 2017年08月
-
Optimizing Power Distribution Network Using Multi-Objective Genetic Algorithm
Yuta Satomi, Masasahi Imai, Toshiki Kanamoto, Kaoru Furumi, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session 1B16 ( 0 ) 27 - 27 2017年08月
-
Reducing Temperature by Relocating 3D IC Structures
Kaoru Furumi, Shintaro Okamoto, Toshiki Kanamoto, Masashi Imai, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session 1B15 ( 0 ) 26 - 26 2017年08月
-
A Study on Replica Delay Circuit of Bundled-Data Transfer Asynchronous Circuits
Shinichiro Akasaka, Toshiki Kanamoto, Atsushi Kurokawa, Masashi Imai
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session 1B10 ( 0 ) 21 - 21 2017年08月
-
Hardware Trojan Comparison between Synchronous and Asynchronous Circuits
Koutaro Inaba, Toshiki Kanamoto, Atsushi Kurokawa, Masashi Imai
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session 1B08 ( 0 ) 19 - 19 2017年08月
-
Modeling and Analysis for Predicting Clock Skew of Stacked Chips
Seira Kamiie, Toshiki Kanamoto, Masashi Imai, Shintaro Okamoto, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session 1B06 ( 0 ) 17 - 17 2017年08月
-
容量配置最適化に向けた15nm世代LSI・パッケージ・ボード電源網解析モデルの構築
金本俊幾, 葛西孝己, 今井雅, 黒川敦, 橋本昌宜, 陳俊, 神藤始
DAシンポジウム2017論文集 2017 111 - 114 2017年08月
-
マルチコアシステムのマルコフモデルによる信頼性評価
稲葉光太郎, 金本俊幾, 黒川敦, 今井雅
電子情報通信学会総合大会論文集 A-7-1 - 82 2017年03月
-
極低電圧回路における消費エネルギー極小化に関する一考察
瀧 健太郎, 今井 雅, 金本 俊幾
平成28年度 第6回情報処理学会東北支部研究会 2017年02月
-
ハンドシェイク回路多重化による低ノイズ非同期式回路の実現
石川 達也, 金本 俊幾, 今井 雅
平成28年度 第6回情報処理学会東北支部研究会 2017年02月
-
低電圧環境における高性能非同期式回路の実現
田近 龍平, 金本 俊幾, 今井 雅
平成28年度 第6回情報処理学会東北支部研究会 2017年02月
-
多段リングオシレータによるFPGA性能ばらつきの実験的評価
増川 孔明, 今井 雅, 金本 俊幾
平成28年度 第6回情報処理学会東北支部研究会 2017年02月
-
Thermal-Aware Tile-Based Block Placement for 3D ICs
Tohoku-Section Joint Convention Record of Institutes of Electrical and Information Engineers, Japan 2017 ( 0 ) 18 - 18 2017年
-
Accurate prediction of interconnect capacitance in Self-Aligned Quadruple Patterning
T. Kanamoto, H. Ammo, T. Hasegawa, S. Kobayashi, T. Fukuda and M. Kawano
2016 IEEE 20th Workshop on 2016 IEEE 20th Workshop 2016年05月
-
A new EMI-noise reduction method in LSI-Package-Board system
Takashi Hasegawa, Toshiki Kanamoto, Hiroaki Ammo, Masaharu Kawano, Toshikazu Fukuda, Sachiko Kobayashi, Atsushi Kurokawa
2016 IEEE 20th Workshop on Signal and Power Integrity (SPI) 2016年05月
-
Structure optimization for timing in nano scale FinFET
Toshiki Kanamoto, Takeichiro Akamine, Hiroaki Ammo, Takashi Hasegawa, Kouhei Shimizu, Yoshinori Kumano, Masaharu Kawano, Atsushi Kurokawa
IEICE ELECTRONICS EXPRESS 12 ( 9 ) 2015年05月
-
Structure optimization for timing in nano scale FinFET
Kanamoto Toshiki, Akamine Takeichiro, Ammo Hiroaki, Hasegawa Takashi, Shimizu Kouhei, Kumano Yoshinori, Kawano Masaharu, Kurokawa Atsushi
IEICE Electronics Express 12 ( 9 ) 20150297 - 20150297 2015年04月
-
Resistivity-based modeling of substrate non-uniformity for low-resistivity substrate
Kanamoto Toshiki, Inaba Hisato, Chiba Toshiharu, Ogasahara Yasuhiro
IEICE Electronics Express 11 ( 3 ) 20130813 - 20130813 2014年04月
-
Resistivity-based modeling of substrate non-uniformity for low-resistivity substrate
Toshiki Kanamoto, Hisato Inaba, Toshiharu Chiba, Yasuhiro Ogasahara
IEICE ELECTRONICS EXPRESS 11 ( 3 ) 2014年
-
Supply Noise Suppression by Triple-Well Structure
Yasuhiro Ogasahara, Masanori Hashimoto,Toshiki Kanamoto, Takao Onoye
IEEE Transactions on Very Large Scale Integration (VLSI) Systems 21 ( 4 ) 781 - 785 2013年04月