論文 - 今井 雅
-
TITAC-2: A 32-bit Scalable-Delay-Insensitive Microprocessor
Takashi Nanya, Akihiro Takamura, Masahi Kuwako, Masashi Imai, Taro Fujii, Motokazu Ozawa, Izumi Fukasaku, Yoichiro Ueno, F. Okamoto, H. Fujimoto, O. Fujita, M. Yamashina, M. Fukuma.
Proc. HOT Chips IX 19 - 32 1997年08月
-
配線遅延を考慮した非同期式加算回路の性能評価
今井 雅,南谷 崇
電子情報通信学会技術研究報告 ICD97 9 - 16 1997年04月
-
レイアウトデータに基づく非同期式加算回路の性能比較
今井 雅,藤井太郎,上野洋一郎,南谷 崇
情報処理学会第54回全国大会−講演論文集(1) 133 - 134 1997年03月
-
非同期式プロセッサTITAC-2のALU構成
藤井太郎,今井 雅,池田吉郎,石田伯仁,西川慎哉,上野洋一郎,南谷 崇
情報処理学会第54回全国大会−講演論文集(1) 97 - 98 1997年03月
-
非同期式乗算器の設計と試作
今井 雅,藤井太郎,上野洋一郎,南谷 崇
電子情報通信学会技術研究報告 ICD96 33 - 40 1996年04月
-
Concurrent error detection for Asynchronous Circuits using Current Sensing Techniques
Ravi Kishore,今井 雅,南谷 崇
電子情報通信学会春期大会 1996年03月
-
BDD表現からの非同期式組合せ回路の構成法
上野洋一郎,今井 雅,南谷 崇
電子情報通信学会技術研究報告 CPSY95 ( 11 ) 1995年04月