Papers - Toshiki Kanamoto
-
2phaseハンドシェイクプロトコルに基づく束データ方式非同期式回路のレプリカ遅延線設計
赤坂親一郎, 金本俊幾, 黒川敦, 今井雅
DAシンポジウム2018論文集 93 - 98 2018.8
-
FOWLPを⽤いたLSIにおける再配線層上キャパシタおよびオンチップ容量の最適化
金本俊幾, 葛西孝己, 今井雅, 黒川敦, 橋本昌宜, 陳俊, 神藤始
DAシンポジウム2018論文集 88 - 92 2018.8
-
Impact of mutual inductance on timing in nano-scale SoC
Sakata Kazuyuki, Hasegawa Takashi, Ichikawa Kouji, Kanamoto Toshiki
IEICE Electronics Express 15 ( 11 ) 20180376 - 20180376 2018.6
-
Impact of mutual inductance on timing in nano-scale SoC
Kazuyuki Sakata, Takashi Hasegawa, Kouji Ichikawa, Toshiki Kanamoto
IEICE Electronics Express 15 ( 11 ) 2018.6
-
An On-Chip Load Model for Off-Chip PDN Analysis Considering Interdependency Between Supply Voltage, Current Profile and Clock Latency
J. Chen, T. Kanamoto, H. Kando, M. Hashimoto
2018 IEEE 22th Workshop on Signal and Power Integrity (SPI) 1 - 4 2018.5
-
Impact of Distributing 3D Stacked ICs on Maximum Temperature Reduction
Kaoru Furumi, Shintaro Okamoto, Toshiki Kanamoto, Masashi Imai, Atsushi Kurokawa
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies R4-19 1 - 6 2018.3
-
Power Delivery Network Optimization of 3D ICs Using Multi-Objective Genetic Algorithm
Yuuta Satomi, Koutaro Hachiya, Masashi Imai, Toshiki Kanamoto, Kaoru Furumi, Atsushi Kurokawa
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies R2-10 1 - 6 2018.3
-
Prediction of the impact of Mutual Inductance on Timing Towards Nano-scale SoC
Kazuyuki Sakata, Takashi Hasegawa, kouji Ichikawa, Toshiki Kanamoto
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies R1-8 1 - 3 2018.3
-
モバイル機器向け３D-ICの放熱促進方法
松橋功大，古見薫，今井雅，岡本慎太郎，金本俊幾，里見優太，黒川敦
電気学会 全国大会 講演論文集 2018 2018.3
-
ビザンチンフォールトトレラントシステムの構築と実用性評価
七尾健, 石川雄大, 金本俊幾, 黒川敦, 今井雅
情報処理学会東北支部研究報告 2017-6 ( B3-2 ) 2018.2
-
容量素子最適化のための LSI・パッケージ・ボード電源網解析モデルの構築
葛西孝己, 神藤始, 陳俊, 橋本昌宜, 今井雅, 黒川敦, 金本俊幾
情報処理学会東北支部研究報告 2017-6 ( B1-1 ) 2018.2
-
PowerMOS デバイス熱設計のためのボンディングワイヤモデルの構築
太田拓磨, 宗形恒夫, 今井雅, 黒川敦, 金本俊幾
情報処理学会東北支部研究報告 2017-6 ( B1-2 ) 2018.2
-
CMOS回路における消費エネルギー低減のための電源電圧と閾値電圧の調節手法
成田全, 葛西孝己, 今井雅, 黒川敦, 金本俊幾
情報処理学会東北支部研究報告 2017-6 ( B1-3 ) 2018.2
-
FPGA の信号伝搬遅延の温度依存性に関する研究
江良祥耶, 葛西孝己, 今井雅, 黒川敦, 金本俊幾
情報処理学会東北支部研究報告 2017-6 ( B1-4 ) 2018.2
-
ランダム遅延素子を用いた耐タンパ非同期式回路の設計
豊嶋太樹, 金本俊幾, 黒川敦, 今井雅
情報処理学会東北支部研究報告 2017-6 ( B3-1 ) 2018.2
-
Thermal-Aware Tile-Based Block Placement for 3D ICs
Ryosuke Hatsuta, Masashi Imai, Toshiki Kanamoto, Shintaro Okamoto, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session 1B07 2017.8
-
Constructing a LPB Model for Capacitance Optimization
Tohoku-Section Joint Convention Record of Institutes of Electrical and Information Engineers, Japan 2E09 ( 0 ) 201 - 201 2017.8
-
Constructing a Bond-Wire Model for Thermal design of Power Devices
Tohoku-Section Joint Convention Record of Institutes of Electrical and Information Engineers, Japan 2E03 ( 0 ) 196 - 196 2017.8
-
A Study on Asyncronous Circuits
Tohoku-Section Joint Convention Record of Institutes of Electrical and Information Engineers, Japan 1G04 ( 0 ) 94 - 94 2017.8
-
Estimating Walking State When Holding Object in Hand by Using Neural Network
Tohoku-Section Joint Convention Record of Institutes of Electrical and Information Engineers, Japan 2B19 ( 0 ) 165 - 165 2017.8