Papers - IMAI Masashi
-
Layout Methodology for SDI Model Asynchronous Circuits
Metehan Ozcan, Masashi Imai, Hiroshi Nakamura, Takashi Nanya
情報処理学会第58会全国大会−講演論文集(1) 45 - 46 1999.3
-
データの符号化を考慮した非同期式データパスの評価
今井 雅,福田伸樹,中村 宏,南谷 崇
情報処理学会第58回全国大会−講演論文集(1) 47 - 48 1999.3
-
DCVSLを使用した非同期式細粒度パイプライン・データパスの論理合成
今井 雅,中村 宏,南谷 崇
電子情報通信学会技術研究報告 CPSY98 47 - 54 1998.9
-
非同期式プロセッサにおける複合演算の効果
今井 雅,中村 宏,南谷 崇
情報処理学会第56回全国大会−講演論文集(1) 139 - 140 1998.3
-
Issues in the floor planning and layout of asynchronous VLSI systems
Metehan Ozcan,今井 雅,中村 宏,南谷 崇
情報処理学会第56回全国大会−講演論文集(1) 127 - 128 1998.3
-
TITAC-2: An asynchronous 32-bit microprocessor
Akihiro Takamura, Masashi Imai, Motokazu Ozawa, Izumi Fukasaku, Taro Fujii, Masashi Kuwako, Yoichiro Ueno, Takashi Nanya
Proc. ASP-DAC98 319 - 320 1998.2
-
TITAC-2: A 32-bit Asynchnorouns Microprocessor based on Scalable-Delay-Insensitive Model
Akihiro Takamura, Masashi Kuwako, Masashi Imai, Taro Fujii, Motokazu Ozawa, Izumi Fukasaku, Yoichiro Ueno, Takashi Nanya
Proc. ICCD97 288 - 294 1997.10
-
TITAC-2: A 32-bit Scalable-Delay-Insensitive Microprocessor
Takashi Nanya, Akihiro Takamura, Masahi Kuwako, Masashi Imai, Taro Fujii, Motokazu Ozawa, Izumi Fukasaku, Yoichiro Ueno, F. Okamoto, H. Fujimoto, O. Fujita, M. Yamashina, M. Fukuma.
Proc. HOT Chips IX 19 - 32 1997.8
-
配線遅延を考慮した非同期式加算回路の性能評価
今井 雅,南谷 崇
電子情報通信学会技術研究報告 ICD97 9 - 16 1997.4
-
レイアウトデータに基づく非同期式加算回路の性能比較
今井 雅,藤井太郎,上野洋一郎,南谷 崇
情報処理学会第54回全国大会−講演論文集(1) 133 - 134 1997.3
-
非同期式プロセッサTITAC-2のALU構成
藤井太郎,今井 雅,池田吉郎,石田伯仁,西川慎哉,上野洋一郎,南谷 崇
情報処理学会第54回全国大会−講演論文集(1) 97 - 98 1997.3
-
非同期式乗算器の設計と試作
今井 雅,藤井太郎,上野洋一郎,南谷 崇
電子情報通信学会技術研究報告 ICD96 33 - 40 1996.4
-
Concurrent error detection for Asynchronous Circuits using Current Sensing Techniques
Ravi Kishore,今井 雅,南谷 崇
電子情報通信学会春期大会 1996.3
-
BDD表現からの非同期式組合せ回路の構成法
上野洋一郎,今井 雅,南谷 崇
電子情報通信学会技術研究報告 CPSY95 ( 11 ) 1995.4