Papers - IMAI Masashi
-
Thermal-Aware Tile-Based Block Placement for 3D ICs
Ryosuke Hatsuta, Masashi Imai, Toshiki Kanamoto, Shintaro Okamoto, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers 2017.8
-
LSI-Package-Board Power Delivery Network Modeling for Capacitor Placement Optimization at 15nm Node
Toshiki Kanamoto, Koki Kasai, Masashi Imai, Atsushi Kurokawa, Masanori Hashimoto, Jun Chen, Hajime Kando
Proc. DAS2017 111 - 114 2017.8
-
容量素子最適化のためのLSI・パッケージ・ボード電源網解析モデルの構築
葛西孝己, 今井雅, 黒川敦, 金本俊幾, 陈俊, 橋本昌宜, 神藤始
平成29年度電気関係学会東北支部連合大会 2E09 2017.8
-
ランダム遅延素子を用いた非同期式回路の耐タンパ性向上に関する一考察
豊嶋太樹, 金本俊幾, 黒川敦, 今井雅
平成29年度電気関係学会東北支部連合大会 1G04 2017.8
-
Reducing Temperature by Relocating 3D IC Structures
Kaoru Furumi, Shintaro Okamoto, Toshiki Kanamoto, Masashi Imai, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session) 1B15 2017.8
-
PowerMOSデバイス熱設計のためのボンディングワイヤモデルの構築
太田拓磨, 葛西孝己, 今井雅, 黒川敦, 金本俊幾, 宗形恒夫
平成29年度電気関係学会東北支部連合大会 2E03 2017.8
-
Optimizing Power Distribution Network Using Multi-Objective Genetic Algorithm
Yuta Satomi, Masashi Imai, Toshiki Kanamoto, Kaoru Furumi, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session) 1B16 2017.8
-
Modeling and Analysis for Predicting Clock Skew of Stacked Chips
Seira Kamiie, Toshiki Kanamoto, Masashi Imai, Shintaro Okamoto, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session) 1B06 2017.8
-
Method for Mitigating Heat of 3D Stacked Memory for Small Electronic Devices
Shintaro Okamoto, Kaoru Furumi, Masashi Imai, Toshiki Kanamoto, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session) 1B17 2017.8
-
Estimating Walking State When Holding Object in Hand by Using Neural Network
Ryo Sasaki, Toshiki Kanamoto, Masashi Imai, Kaoru Furumi, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session) 2B19 2017.8
-
A Study on Replica Delay Circuit of Bundled-Data Transfer Asynchronous Circuits
Shinichiro Akasaka, Toshiki Kanamoto, Atsushi Kurokawa, Masashi Imai
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session) 1B10 2017.8
-
耐ビザンチンフォールトシステムの実装方式に関する一考察
七尾健, 石川雄大, 今井雅
電子情報通信学会技術研究報告DC2017-17 7 - 12 2017.7
-
Task Scheduling based Redundant Task Allocation Method for the Multi-core Systems with the DTTR Scheme
100 ( 7 ) 1363 - 1773 2017.7
-
A Study on Implementation Method of Byzantine Fault Tolerant Systems
Takeru Nanao, Yudai Ishikawa, Masashi Imai
IEICE Technical Report, DC2017-17 (SWOPP2017) 7 - 12 2017.7
-
非同期式オンチップネットワークルータに対するハードウェアトロイ挿入
稲葉光太郎, 今井雅
電子情報通信学会ハードウェアセキュリティ研究会 2017.6
-
A Study on Hardware Trojan Insertion into Asynchronous NoC Router
Koutaro Inaba, Tomohiro Yoneda, Masashi Imai
2017.5
-
MTJ-Based Asynchronous Circuits for Re-initialization Free Computing against Power Failures
Naoya Onizawa, Masashi Imai, Takahiro Hanyu, Tomohiro Yoneda
118 - 125 2017.5
-
A Study on Hardware Trojan Insertion into Asynchronous NoC Router
Koutaro Inaba, Tomohiro Yoneda, Masashi Imai
Proc. Async2017 Fresh ideas track paper 2017.5
-
非同期式NoCルータへのハードウェアトロイ挿入に関する研究
稲葉光太郎, 金本俊幾, 黒川敦, 今井雅
電子情報通信学会総合大会 A-7-1 2017.3
-
マルチコアシステムのマルコフモデルによる信頼性評価
和島純也, 金本俊幾, 黒川敦, 今井雅
電子情報通信学会総合大会 D-10-3 2017.3