Papers - IMAI Masashi
-
容量素子最適化のための LSI・パッケージ・ボード電源網解析モデルの構築
葛西孝己, 神藤始, 陳俊, 橋本昌宜, 今井雅, 黒川敦, 金本俊幾
情報処理学会東北支部研究報告 2018.2
-
PowerMOS デバイス熱設計のためのボンディングワイヤモデルの構築
太田拓磨, 宗形恒夫, 今井雅, 黒川敦, 金本俊幾
情報処理学会東北支部研究報告 2018.2
-
CMOS回路における消費エネルギー低減のための電源電圧と閾値電圧の調節手法
成田全, 葛西孝己, 今井雅, 黒川敦, 金本俊幾
情報処理学会東北支部研究報告 2018.2
-
FPGA の信号伝搬遅延の温度依存性に関する研究
江良祥耶, 葛西孝己, 今井雅, 黒川敦, 金本俊幾
情報処理学会東北支部研究報告 2018.2
-
ランダム遅延素子を用いた耐タンパ非同期式回路の設計
豊嶋太樹, 金本俊幾, 黒川敦, 今井雅
情報処理学会東北支部研究報告 2018.2
-
MTJ-based Asynchronous Circuits for Re-initialization Free Computing against Power Failures
Naoya Onizawa, Masashi Imai, Takahiro Hanyu, Tomohiro Yoneda
Proceedings - International Symposium on Asynchronous Circuits and Systems 2017- 118 - 125 2017.11
-
容量配置最適化に向けた15nm世代LSI・パッケージ・ボード電源網解析モデルの構築
金本俊幾, 葛西孝己, 今井雅, 黒川敦, 橋本昌宜, 陈俊, 神藤始
DAシンポジウム2017論文集 2017.8
-
Modeling and Analysis for Predicting Clock Skew of Stacked Chips
Seira Kamiie, Toshiki Kanamoto, Masashi Imai, Shintaro Okamoto, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers 1806 2017.8
-
容量素子最適化のためのLSI・パッケージ・ボード電源網解析モデルの構築
葛西孝己, 今井雅, 黒川敦, 金本俊幾, 陈俊, 橋本昌宜, 神藤始
平成29年度電気関係学会東北支部連合大会 2017.8
-
PowerMOSデバイス熱設計のためのボンディングワイヤモデルの構築
太田拓磨, 葛西孝己, 今井雅, 黒川敦, 金本俊幾, 宗形恒夫
平成29年度電気関係学会東北支部連合大会 2017.8
-
Estimating Walking State When Holding Object in Hand by Using Neural Network
Ryo Sasaki, Toshiki Kanamoto, Masashi Imai, Kaoru Furumi, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers 2017.8
-
ランダム遅延素子を用いた非同期式回路の耐タンパ性向上に関する一考察
豊嶋太樹, 金本俊幾, 黒川敦, 今井雅
平成29年度電気関係学会東北支部連合大会 2017.8
-
Method for Mitigating Heat of 3D Stacked Memory for Small Electronic Devices
Shintaro Okamoto, Kaoru Furumi, Masashi Imai, Toshiki Kanamoto, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers 2017.8
-
Optimizing Power Distribution Network Using Multi-Objective Genetic Algorithm
Yuta Satomi, Masashi Imai, Toshiki Kanamoto, Kaoru Furumi, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers 2017.8
-
Reducing Temperature by Relocating 3D IC Structures
Kaoru Furumi, Shintaro Okamoto, Toshiki Kanamoto, Masashi Imai, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers 2017.8
-
A Study on Replica Delay Circuit of Bundled-Data Transfer Asynchronous Circuits
Shinichiro Akasaka, Toshiki Kanamoto, Atsushi Kurokawa, Masashi Imai
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers 2017.8
-
Hardware Trojan Comparison between Synchronous and Asynchronous Circuits
Koutaro Inaba, Toshiki Kanamoto, Atsushi Kurokawa, Masashi Imai
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers 2017.8
-
Thermal-Aware Tile-Based Block Placement for 3D ICs
Ryosuke Hatsuta, Masashi Imai, Toshiki Kanamoto, Shintaro Okamoto, Atsushi Kurokawa
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers 2017.8
-
A Study on Replica Delay Circuit of Bundled-Data Transfer Asynchronous Circuits
Shinichiro Akasaka, Toshiki Kanamoto, Atsushi Kurokawa, Masashi Imai
Proc. Tohoku-Section Joint Convention of Institutes of Electrical and Information Engineers (IEEE Student Session) 1B10 2017.8
-
LSI-Package-Board Power Delivery Network Modeling for Capacitor Placement Optimization at 15nm Node
Toshiki Kanamoto, Koki Kasai, Masashi Imai, Atsushi Kurokawa, Masanori Hashimoto, Jun Chen, Hajime Kando
Proc. DAS2017 111 - 114 2017.8